在AI晶片自研的軍備競賽中，雲端巨頭的硬體架構正迎來全新的轉捩點。根據半導體分析機構SemiAnalysis最新釋出報告指出，Google目前正與AMD展開秘密合作，共同開發第10代TPU家族中的特定晶片計畫。

若此消息屬實，這不僅將是AMD首次實質且深度地跨足客製化AI ASIC (特殊應用積體電路)領域，更暗示未來AI運算架構，將因為「強化學習」 (Reinforcement Learning, RL)與「代理式AI」 (Agentic AI)的崛起，發生本質上的技術應用改變。

過去幾年，生成式AI與大型語言模型的訓練幾乎完全仰賴GPU或TPU等專用處理器，CPU在其中僅扮演基礎的調度配角。然而，SemiAnalysis指出，隨著AI發展重心逐漸轉向推論型模型、AI代理，以及高度依賴邏輯決策的強化學習，模型在執行加速器運算的前後段，需要極為龐大的通用CPU運算資源來處理資料與邏輯調度。

從Google近期伺服器架構的演進，就能明顯看出這股「提高CPU算力配置」的趨勢。在採用第7代TPU的伺服器中，Google的配置是每4顆TPU才搭配1顆Intel Xeon (Emerald Rapids架構)處理器，但在最新專為推論與強化學習打造的TPU 8i系統中，比例已經拉高到每2顆TPU就必須搭配1顆Google自研的Axion CPU。

AMD執行長蘇姿丰日前來台時，便曾精準預言此市場趨勢。她指出，隨著代理式AI技術的成熟，未來的AI運算節點將「很快」轉變為1顆GPU (或加速器)搭配1顆CPU的對等架構，這也預告未來五年資料中心對於CPU的需求成長將超乎市場預期。

眾所皆知，Google過去多代TPU主要是與博通合作進行後段的晶片實體設計與ASIC網表轉換。既然Google已經累積豐富的自研TPU架構經驗，為何這次會在第10代TPU專案找上AMD？

業界推測，Google此舉並非要AMD直接操刀TPU v10i (推論)或v10t (訓練)的核心張量運算單元，而是看中AMD手中的x86 CPU IP、小晶片 (Chiplet)互連技術、可程式化邏輯元件 (FPGA相關技術)，以及強大的SoIC先進封裝能力。

透過將通用運算單元 (CPU)與張量運算單元 (TPU)直接整合在同一個晶片封裝內，理論上能將資料搬移的延遲降至最低，大幅減少資料傳輸帶來的功耗損耗，這對於極度要求I/O傳輸頻寬的強化學習工作負載而言，將是突破效能瓶頸的關鍵。

若Google最終決定走上「TPU ＋ CPU ＋ HBM」同封裝整合的道路，放眼目前的半導體市場，AMD無疑是唯一擁有大規模成功量產經驗的晶片廠。

AMD針對資料中心推出的Instinct MI300A加速器，正是將x86 CPU核心、GPU加速器小晶片與高頻寬記憶體 (HBM)完美整合在同一封裝內的代表作。這種被業界戲稱為「巨型APU」的架構經驗，恰好就是Google下一代TPU渴望複製的最佳藍本。

儘管Intel同樣具備x86架構且與Google關係深厚，但在同類型資料中心級別的「CPU＋加速器」先進封裝整合產品上，Intel目前仍缺乏如MI300A般成熟的實戰火力。

從這則傳聞可以觀察到一個重要的產業訊號：純粹的「加速器設計代工」已經無法滿足雲端巨頭未來的胃口。

隨著AI模型的演進，單純堆疊乘加運算 (MAC)算力已經不夠，未來的痛點在於如何解決異質運算 (Heterogeneous Computing)中的頻寬與延遲問題。AMD憑藉著同時橫跨高效能CPU、GPU兩大領域的技術底蘊，加上併購Xilinx所獲得的先進封裝與互連技術，讓其在爭奪雲端大廠客製化晶片訂單時，擁有博通、Marvell，甚至今年確認加入合作的聯發科等廠商無法提供的「系統級IP組合包」。

如果AMD真的藉由Google TPU專案，成功敲開客製化AI ASIC的大門，這將不僅是AMD在資料中心業務另一個重大里程碑，更可能引發微軟、Meta等其他雲端巨頭在未來規劃自研晶片時，重新評估與AMD展開深度架構授權合作的可能性。